Chiplet技术被认为是SoC集成发展到后摩尔时代后，继续提高集成度和芯片算力的重要途径。为了让大家更深入的了解Chiplet技术，今年12月起，智东西公开课硬科技教研组全新策划推出「Chiplet技术系列直播课」。

「Chiplet技术系列直播课」邀请到中科院计算所互连技术实验室主任郝沁汾、奎芯科技副总裁王晓阳、芯动科技技术总监高专、芯砺智能产品市场副总裁屠英浩、奇普乐CEO许荣峰5位科创家与学者参与，并分别进行主题讲解。

目前，「Chiplet技术系列直播课」前两讲已顺利完结。中科院计算所互连技术实验室主任郝沁汾、奎芯科技副总裁王晓阳先后进行了直播讲解。

在第一讲中，中科院计算所互连技术实验室主任郝沁汾教授以《中国原生Chiplet技术标准发展之路》为主题进行了直播讲解。郝沁汾教授首先对现有国际Chiplet标准进行了对比与分析，并阐述了中国制订Chiplet标准的必要性。此外，郝沁汾教授还对中国原生的Chiplet标准制订过程、技术内容，以及存在的问题和未来发展趋势进行深入讲解。

奎芯科技副总裁王晓阳以《面向UCIe标准的Chiplet接口IP设计》为主题进行了第二讲的讲解。王晓阳首先介绍了UCIe标准的诞生和技术背景，然后对UCIe协议和架构进行了深入解读，最后还结合奎芯科技面向UCIe的高速互联接口IP设计进行了系统阐述。

12月19日晚7点，「Chiplet技术系列直播课」第三讲将开讲，由芯动科技技术总监高专主讲，主题为《跨工艺、跨封装的Chiplet多芯粒互连挑战与实现》。

芯动科技聚焦计算、存储、连接三大赛道，提供跨全球各大工艺厂（台积电/三星/格芯/中芯国际/联华电子/英特尔/华力）从55纳米到5纳米的全套高速混合电路IP核和IP相关芯片定制解决方案。芯动科技率先推出了国产自主研发物理层兼容UCIe标准的IP解决方案-Innolink Chiplet，这是国内首套跨工艺、跨封装的Chiplet连接解决方案，且已在先进工艺上量产验证成功。

此次讲解，高专将从Chiplet趋势下的多芯互连技术发展现状、跨工艺/跨封装的Chiplet连接难点、兼容UCIe标准的Innolink Chiplet连接解决方案和SoC设计案例等方面进行系统讲解。

本次讲解将以视频直播形式进行，由主讲与问答两部分组成，其中主讲40分钟，问答为20分钟。

课程内容

主题：跨工艺、跨封装的Chiplet多芯粒互连挑战与实现

提纲：
1、Chiplet趋势下的多芯互连技术发展现状
2、跨工艺、跨封装的Chiplet连接难点
3、兼容UCIe标准的Innolink Chiplet连接解决方案
4、基于Innolink Chiplet的SoC设计案例

主讲人

高专，芯动科技技术总监，拥有多年行业顶尖高速IC开发经验，涉及Chiplet/DDR5/LPDDR5/GDDR6/HBM3等行业高精尖技术；开发的高端DDR系列的IP，已成功应用于超过30亿颗 SoC芯片；带领团队率先攻克全球顶级难度的GDDR6/6X高带宽数据瓶颈，并成功首发商用量产；拥有50次以上流片验证经历，率队定制多款芯片，全部一次成功量产。

课程信息

直播时间:12月19日19：00

直播地点：智东西公开课知识店铺