智东西（公众号：zhidxcom）
文 | 心缘

摩尔定律地持续演进，正在推动着芯片本身的构成方式变化。

不仅制程快步迈向7nm、5nm，各种新型封装技术也成为各大IDM厂商、晶圆厂竞相追逐的高地。

今年开年，英特尔公布六大技术支柱，制程&封装正是其中最底层的支柱。作为芯片制造的最后一步，封装正成为产品创新的催化剂。

9月4日，英特尔副总裁兼封装测试技术开发部门总经理Babak Sabi、英特尔院士兼技术开发部联合总监Ravi V.Mahajan、英特尔封装研究事业部组件研究部首席工程师Adel Elsherbin、英特尔制程及封装部门技术营销总监Jason Gorss，四位英特尔封装技术专家齐聚上海，全面解析英特尔先进封装技术的现有成就和宏伟蓝图。

本文主要分为五个部分：

一、简要回顾英特尔六大技术支柱。

二、复盘英特尔封装优势及封装测试全流程。

三、围绕先进多芯片封装架构MCP，解析英特尔封装三要素，详解英特尔核心技术。

四、分享英特尔为未来封装技术所做的准备，谈两种封装互连方式、三大微缩技术方向。

五、直率答疑，比较台积电SoIC技术，坦言暂无计划开源、不觉得如此有竞争力的封装技术开放给赛灵思、NVIDIA等是好事。

一、简述英特尔六大支柱愿景

过去，英特尔关注CPU和PC，而现在正快速转化为一个新的商业模式，即以数据为中心驱动智能互联的世界。

英特尔制程及封装部门技术营销总监Jason Gorss表示，英特尔希望进一步满足数据量增长和存储方面的大规模的需求。

他简述了英特尔的六大技术支柱：

1、制程&封装：是上面五大支柱的重要核心，也是英特尔最基础的一个要素。其晶体管领域主要的创新方向是尺寸越来越小、功耗越来越低。

2、架构：过去一直通用的就是X86架构，但进入新时代，英特尔必须要掌握标量、矢量、矩阵和空间等更多架构组合，以满足更加专属的特定领域的需求，包括像FPGA、图象处理以及AI加速器等。

3、内存&存储：英特尔现在面临一个全新的瓶颈，希望可以开发更加领先的技术和产品，可以继续消除传统内存和存储层级结构中的固有瓶颈，同时也可以实现加速互连。

4、互连：英特尔需加大创新，数据间的互连和流通也非常重要，因此英特尔在互连领域要从片上和封装到数据中心和无线网络，投资不同层级的互连技术，希望可以更好满足在数据层面或者是封装内的数据流通。

5、软件：英特尔在全球已有超过1.5万名工程师，可以说远远超过其他任何一家市面上的主流企业，也会继续加强软件领域的创新，将以全堆栈、跨架构平台，释放硬件极致性能，助力开发者打造全系体验。

6、安全：安全是一切的核心，也是英特尔考虑的最重要因素之一，不管做任何事情和任何创新技术，安全都是英特尔考虑的最中间要素，因为它可以为其他一切的发展提供可靠的基础。

Jason Gorss说，在全部的六大技术支柱领域，可以说市面上没有任何一家企业可以像英特尔一样，可以为所有客户和相关方提供如此全面的解决方案。

二、复盘英特尔封装测试全流程

英特尔是一家垂直集成的IDM厂商，英特尔副总裁、封装测试技术开发部门总经理Babak Sabi认为，这为英特尔提供了无与伦比的优势：

一是通用的工具，英特尔具备六大技术支柱的全部专门技术细节，从晶体管再到整体系统层面的集成，能够提供全面的解决方案。

二是共同的目标，英特尔拥有协同优化的制程技术和产品、架构和软件，能实现最佳的性能、功耗、安全，并推动产能快速攀升。

封装和测试技术的开发范围从晶圆级测试开始，到线路板开发为止。这是Babak Sabi团队负载的主要领域。

（1）晶圆级测试，选择哪种芯片更适合这个单独的晶圆。

（2）根据硅片处理，将晶圆分割成一些更小的裸片。

（3）基于已知合格芯片（KGD）的整个工作流程，确保英特尔提交给客户所有的芯片都是质量合格的。

在这里，英特尔有具体的工具解决方案，通过连接到裸片上的具体接口以及插口，来对裸片进行测试。

（4）将裸片结合基板以及其他的封装材料，共同封装在一起。

英特尔也会涉及到封装的其他领域，包括有关供电、信号的传导、插座及连接器的开发，还有机械完整性以及表面切装工艺等的设计，以及高速的信号传导以及封装测试。

▲Babak Sabi展示了一个非常小的芯片封装，裸片上叠了三层，包括CPU、底层裸片、上层存储器单元。

（5）对完成封装的芯片以及基板进行统一的测试，确保它们是可以正常运作的。

（6）在完成阶段，英特尔会确保整个芯片包括封装都会正常运行，然后它交付给客户了。

（7）英特尔拥有完整的表面贴装技术（SMT）开发线，可确保所有封装在交付客户前经过完整组装和测试。

Babak Sabi表示，英特尔IDM模式在异构集成时代的优势毋庸置疑，英特尔的方案是整体且全面的，确保其产品可以轻松集成到客户的平台上。

三、英特尔的封装三要素

英特尔院士、技术开发部联合总监Ravi Mahajan分享的主题是先进的多芯片封装架构，即高密度MCP。

英特尔的封装愿景是开发和拥有领先技术，能够在一个封装内连接芯片和小芯片，同时也可以帮助整体芯片实现单晶片系统级芯片（SoC）的性能。

而确保在小芯片连接上的低功耗、高带宽、高性能，是英特尔实现这一愿景的重要核心。

为了做到这一点，封装技术有三个重点：轻薄小巧的客户端封装、高速信号、互连微缩（密度和间距）。英特尔针对这三点设计的关键技术，共同提供向上和向外扩展异构计算元素的架构功能。

1、超薄客户端基板封装

集成的尺寸至关重要。

具体的线路板有CPU、GPU、电压调节器等，再加上内存的子系统，共用的面积约4000平方毫米。

如果将所有这些模块放在一个单独的封装上，可将尺寸缩小到不到700平方毫米，大幅减少系统面积。

因为其具体的物理距离缩减了，电压调节会更高效，还可以带来更高速的信号传递，从而降低数据时延。

英特尔还有另一封装优势，即支持多种节点元器件的混合集成，可降低尺寸，缩小平面面积和高度。

英特尔率先为瘦客户端推出超薄核和无核基板封装。

2014年，英特尔一个PCB板的核心厚度在100微米左右，2015年已实现无核封装技术，而未来英特尔不仅仅是把硅片叠到封装上，还可以把硅片直接放到封装里面，也就是嵌入式桥接。

Ravi Mahajan表示，英特尔是行业首家可以提出这套技术解决方案的提供商，能系统变更薄、芯片尺寸变更小。

2、高速信号

信号在整个半导体及芯片的表面来进行传递的，会受到金属表面粗糙度的影响，可能随着整个信号的传递而受到损耗。

英特尔有专门的制造技术会大幅降低金属表面粗糙度，同时可采用全新的布线方法，来减少其间的串扰。

除此之外，英特尔也采用空隙布线全新的一套生产工艺和流程，能更好的通过电介质堆栈的设计，进一步减少两者之间信号传导的损耗。

现在，英特尔通过先进封装技术，信号传导速度可达112Gbps，未来希望达到224的数量级。

如图，Ravi Mahajan介绍道，英特尔希望在电介质材料（蓝色部分）上进一步创新优化，大幅优化高速信号，信号保真度也会更强。

3、高密度、高带宽互连

3D互连指两个裸片叠加，2D互连指两个裸片水平连接。高带宽、低功耗、“宽且慢”的并行链路正推动着高密度裸片间互连的需求。

数据传输有两种方式，第一种是导线数量少，速度快；另一种是导线数量多，但传输速度慢。

而并行能大幅降低延迟、提升速度，如果经过良好设计，甚至可将整个能耗降低约10个百分比，这需要有先进的封装技术予以配合。

（1）多裸片间接口技术（MDIO）

英特尔希望更好地分析裸片间的IO界面，正在整线互连技术上加紧研发。

Ravi  Mahajan表示，业界需要统一的小芯片互连标准，以在不同的场合也能在裸片上做不同的IP的叠加和开发。因此，英特尔2017年推出了AIB高阶互连总线（DAPRA芯片），希望能启动整个标准化的进程。

当时Shoreline带宽密度可以达到63 GBps/mm，每平方毫米Areal带宽密度可以达到150 GBps，同时针脚速度会达到2 Gbps，物理层的能耗效率是0.85。

最近台积电也发布了自己的一个专门解决方案，叫做LIPINCON2。它的针脚速度可以达到8.0，但是其Shoreline带宽密度和Areal带宽密度分别是67和198。

另外还有迄今尚未正式公布的多裸片间接口技术（MDIO）。

Ravi Mahajan说，同样的带宽密度条件下，经内部测试，英特尔第一代MDIO可在功耗上做得更低。

英特尔的MDIO技术可在整个封装内实现裸片间的互连，未来英特尔希望在同样功率的环境下，带宽密度比其他的产品做得更好。

关于整个行业标准化的建立，Ravi Mahajan也提到，现在英特尔大概有2-3个机构组织，已开始进行初期的接触和交流，不过尚处早期阶段，后面还请大家拭目以待。

（2）2D高密度微缩（EMIB）

2G芯片封装及裸片间互连，一般考虑的是可以做到多薄、裸片间距是多少。

如图，右下角采用传统有机封装（FCBGA）形式，裸片每毫米约有30个导线；使用高密度封装技术，这一数字可以提高到100-150；而使用硅后端布线，该数字可以轻松提升到200、400、500甚至600。

这里，英特尔的独有竞争优势即是EMIB嵌入式多芯片互连桥接技术。

英特尔只会在局部做高密度布线，而非在全局做高密度布线，因为往硅中介层上叠加的裸片必须比硅中介层要小，否则成本会大幅上升。

英特尔同时具备两项技术，成本更低，性能更优化，一旦有需要，可以进行两种技术间的切换。

最左边是典型的有机封装，每层每毫米IO可以从32到48不等。在此基础上，英特尔也正在开发超高密度有机封装，可以把数字从64提高到256，再经EMIB技术可以将数字提高到1024。

（3）3D高密度微缩（Foveros）

英特尔的有源基础裸片，可在非常小的面积上可以进行堆叠。

现在其间距可做到50微米，英特尔已有先进技术可将其做到10微米甚至更小，这取决于系统的设计方法，每平方毫米IO则可以从400到10000来进行选择。

去年年底，英特尔新推出3D封装技术Foveros。基础裸片上连接有很多单片，英特尔会对它进行底层填充来保护中间的互连。该系统可将不同IP放在同一封装中。

现在英特尔已有制程和工艺，可在更小间距的环境下、同样的基础裸片面积之上，搭载更多的单片。

Foveros现已公布了首款代号为Lake Field的10nm产品，在英特尔内部还正探寻未来产品的具体应用，但是现在还未对外公布。

（4）2D+3D技术融合（Co-EMIB）

Co-EMIB技术则将2D芯片技术EMIB和3D芯片技术Foveros进行融合，可以把超过两个不同裸片在垂直和水平方向上实现叠加，实现更好的灵活度。

这里是英特尔的封装互连路线图。

没有中介层的环境下约是100微米，未来传统倒晶封装可达到大概90微米。

2D EMIB现在可以做到55微米，但英特尔现在可以做到30-45微米。

Foveros现在常规做到50微米，但英特尔使用焊料可做到20-30微米，还可以通过铜与铜的接口互连接口突破低于20微米的界限。

四、三大微缩技术方向面向未来

英特尔封装研究事业部组件研究部首席工程师Adel Elsherbini分享了英特尔为未来封装技术所做的一些准备。

封装互连有两种主要方式：

（1）封装级集成，如将电压调节单元从母版移至封装上，实现全面集成的电压调节。

（2）SoC分解，把具备不同功能属性的小芯片进行连接，放在同一封装里，可实现接近于单晶片的特点性能和功能。

不管是选择哪一种的实现路径，都需要做到异构集成和专门的带宽需求，这些需求反之也帮助实现密度更高的多芯片集成。

互连方面，主要考虑的方向如下：

如图，横轴是互连导线长度，纵轴是带宽。随着互联技术优化，可进一步降低延迟，增大带宽，蓝色区域希望可实现更加优化的互连技术，在这一范围，英特尔的带宽、能耗已非常接近单晶片IC，且通过高密度互连技术，还可以带来除高带宽、低延迟之外的一些其他优势。

具体微缩方向有三种：

（1）用于堆叠裸片的高密度垂直互连，帮助大幅提高带宽，同时也可以实现高密度的裸片叠加。

（2）实现大面积拼接的全横向互连，希望在小芯片接口实现更高带宽。

（3）全方位互连，实现之前无法达到的3D堆叠带来的性能。

1、高密度垂直互连

高密度垂直互连主要靠每平方毫米有多少个桥凸来进行界定。

芯片尺寸越来越小，为保证足够的带宽，必须要在导线上下功夫。随着间距变得越来越短，传统基于焊料的技术已快到极限，因此要使用全新的技术，其中一个就是混合键合。

通过混合键合的方法，间距上可做到10微米，在桥凸和互连密度上，英特尔也都可以做到更好。

高密度垂直互连带来的优势是多样的，比如通过中介层对裸片进行互连，裸片传导需要通过互连引线进行，间距逐渐微缩，使得电容更少、时延更低、串扰更少，因为间距变窄，电容和电压在对等线高上，可以大幅降低功耗，大幅提高信号完整性和新能。

一开始，英特尔采用的方式是裸片间互连，现在方式需从下方收发器开始，从底部的裸片再到中间层，再到上方的裸片，然后再到小芯片。这可能造成花费时间长、电容电压上升、功耗上升等问题。

当微缩间距缩短，信号传递路径会更短，时间更短，电容更低，延迟也会大幅下降，帮助实现净单晶片的性能。

如果将间距缩短到10微米，总电容及功耗的差别可达5倍以上，同时延迟、功耗可大幅度降低。

英特尔也会进行材料方面的开发，更好的完成整套工艺和流程。

2、全横向互连（ZMV）

全横向互连会用每毫米的引线数量进行衡量。

英特尔现可做到在小芯片间的高密度互连，未来随着小芯片尺寸越来越小，希望控制成本的同事，在整个封装层面均实现小芯片互连。

横向互连需考虑直线间距。直线间距越短，同样面积就可以安装更多硅片，信号传导距离也越短。

现在，英特尔基本使用硅后端布线来实现。

使用有机中介层是更好的方案，因为它比硅的成本更低。但是，用有机中介层有一个弱势，就是必须要进行激光钻孔，而进行激光钻孔需要较大的捕获焊盘，如果信号需在这些较大的焊盘间传递，它的密度就会受限，进而影响其性能。

为了解决这一挑战，英特尔开发了基于光刻定义的无未对准通孔（ZMV），可实现导线和通孔宽度的一致，这样就不需要焊盘进行连接，也不会牺牲传导速度。

3、全方位互连（ODI）

在常规叠加方式下，基础裸片必须较大，超过叠加的所有小芯片的总和。英特尔的ODI技术可带来几大优势：

（1）下方的基础裸片和上方裸片间的带宽速度很快。

（2）小芯片可以直接获得封装的供电，无需中间通孔，带来供电的优势。

（3）基础裸片无需比上方搭载小芯片的面积总和更大。

全方位互连（ODI）架构可将延迟降低2.5倍，功耗缩短15%，带宽提高3倍。

Adel Elsherbini还比较了新的MCP架构与现有架构的具体差别。

通过混合键合技术，英特尔可做到大于1600桥凸/平方毫米的超高密度垂直互连，通过无未对准通孔（ZMV）技术，可更好实现高密度互连。

通过这项全新的架构和技术，英特尔可将最大垂直互连和全横向互连间的优势都实现，可实现最大10000的有源引线层。

Adel Elsherbini说，未来英特尔还会考虑ZMV和Foveros进行集成，或是EMIB和ZMV的集成。

五、比较台积电SoIC，暂无授权计划

在最后的问答环节，Adel Elsherbini说明了英特尔3D封装技术与台积电SOIC之间的不同：英特尔的3D封装技术结合了3D和2D堆叠的两项优势，英特尔ODI全向互连技术可通过在小芯片之间的布线空隙来实现，这些台积电SoIC是做不到的。

另外，三星是通过收购来获得了先进封装领域的技术，但具体他们未来的3D封装的开发计划尚未公布。

关于授权问题，Babak Sabi表示，暂无将英特尔3D封装技术去授权给其他相关方使用的计划。

他补充说，如果说是客户通过英特尔晶圆厂的形式来合作，英特尔可以把自己3D封装技术授权给他们使用。现已被英特尔收购的Altera公司，之前就是用英特尔3D封装技术。

至于未来是否会争取赛灵思、NVIDIA等客户的定单，Babak Sabi坦言，至少到目前为止，不管是赛灵思还是NVIDIA都没有给英特尔传达出这样的信号；从英特尔角度来讲，也不觉得把自己如此具备竞争力的先进3D封装技术给他们使用是一个比较好的选择。

测试和验证在IC开发过程当中也正日趋关键，Babak Sabi说，英特尔会采用一些内部专属的验证设计规则来更加高效完成测试，并且更加开放的进行产品的验证。

除此之外，英特尔也正在内部开发测试设备，因为市面上没有任何可以满足其测试效率需求的设备，英特尔希望能开发自己的内部测试设备，进一步提高测试以及验证的效率。

冷却同样是英特尔在封装技术中考虑的一个重要问题，对于这一点，Ravi Mahajan表示，英特尔有专门的技术来减少底部裸片的热区，并有解决方案可进一步减少从底部裸片到上部裸片的热传导，以改善热属性。

Ravi Mahajan也谈到上周美国创企Cerebras发布的史上最大芯片，他认为从计算架构的角度来讲，这是一个非常好的消息，但让它能够真的普及到生产过程当中，还需要花很长的时间，毕竟现在还处于一个概念阶段。

在一个有限的面积下来实现更高密度元件的互连，理论上可以带来更加好的计算效率、计算效能，但依旧未来需进一步验证。

结语：先进封装推动异构计算扩展

面向以数据为中心的多元化计算时代，需掌握不同架构组合，满足越来越丰富的应用需求。

经过经年累月的研发，英特尔已拥有推动先进多芯片封装架构发展的多项关键基础技术，包括EMIB、Foveros、Co-EMIB等，这些技术都是实现高密度MCP的关键。

如今，英特尔的封装技术是帮助该公司实现异构计算元素向外、向上扩展的重要技术，也能帮助将不同的逻辑计算单元放在同样的封装里。

Babak Sabi表示，正是由于这些独有的能力，可以帮助英特尔更好地预测高速发展的半导体行业可能会出现的各项问题，并且及时进行干预。