随着芯片的集成规模和复杂度越来越高,验证仿真变得越来越重要。对于高密度的SoC设计而言,在仿真验证过程中经常会同时面临不同项目的数以千计、规模各异的验证任务,如何快速、有效的进行仿真验证成为了一大挑战。硬件仿真是指在芯片流片之前对其硬件和软件进行充分的验证,可以及时发现芯片设计过程中很难发现的一些缺陷,及时调整和迭代,以保证流片顺利进行,因此硬件仿真加速器已经成为芯片验证环节的必备工具。

Palladium Z1是Cadence推出的企业级硬件仿真加速平台,也是业内第一个数据中心级硬件仿真加速器。PalladiumZ1 平台采用基于机架的刀片式架构,最多能同时处理 2304 个并行作业,容量可扩展到92 亿门,单个工作站上的编译速度可以达到 1.4 亿门/小时,相较上一代 PalladiumXP II 平台,调试深度和上传速度都有大幅提升。PalladiumZ1 平台支持运行软件电路仿真、仿真加速并支持软件仿真和硬件仿真之间的热切换、使用 Cadence Joules RTL Power estimation进行动态功率分析、基于 IEEE 1801 和 Si2 CPF 的低功耗验证等数十种模式,从最初的架构分析,到模块、芯片和系统集成,再到软件开发与系统验证等阶段都可以通过该平台来进行设计和验证。

有了Palladium Z1平台,用户将拥有灵活编译、高效的任务分配、快速的运行时间以及全方位的调试能力,可以快速通过芯片验证,缩短产品规划时间和产品交付周期。

那么AI芯片开发者,如何借助硬件仿真加速器快速完成芯片验证,进入流片阶段呢?

12月14日晚8点,智东西公开课联合全球EDA巨头Cadence推出超级公开课Cadence专场第一讲,由Cadence亚太区高级技术经理梁戈超主讲,主题为《硬件仿真对AI芯片快速验证和成功流片的重要性》。